

苏州华芯微电子股份有限公司



HuaXin Micro-electronics Co., Ltd

HS26P10 单片机

用户手册

V3.04C



目录

1. 概述.....	4
2. 特征.....	4
3. 管脚信息.....	5
3.1 管脚图.....	5
3.2 管脚说明.....	9
4. 系统框图.....	11
5. 存储器结构.....	12
5.1 程序存储器.....	12
5.2 数据存储器.....	13
6. 操作寄存器.....	15
6.1 PCL（程序计数器）与堆栈.....	15
6.2 PFLAG（状态寄存器）.....	15
6.3 TC0/TC1/TC2（定时/计数寄存器）.....	17
6.3.1 概述.....	17
6.3.2 TCnM 寄存器.....	17
6.3.3 TCnR 寄存器.....	18
6.3.4 TC 时钟频率输出（蜂鸣器输出）.....	19
6.3.5 PWM.....	20
6.3.6 T0M.....	23
6.4 中断.....	24
6.4.1 概述.....	24
6.4.2 INTEN(中断控制寄存器).....	25
6.4.3 INTRQ.....	26
6.4.5 GIE.....	26
6.5 PEDGE.....	27
6.6 OSCM.....	27
6.7 WDTR.....	28
6.8 STKP.....	28
6.9 I/O 端口模式控制寄存器.....	30
6.10 I/O 端口寄存器.....	30
7. 5+1 通道 ADC.....	31
7.1 概述.....	31
7.2 ADM（ADC 模式寄存器）.....	32
7.3 ADB（ADC 数据寄存器）.....	33
7.4 VREFH（ADC 参考电压寄存器）.....	34
7.5 ADC 操作说明和注意事项.....	35
7.5.1 ADC 信号格式.....	35
7.5.2 AD 转换时间.....	35
7.5.3 ADC 引脚配置.....	36



7.6 P4 口 ADC 共用引脚.....	37
7.7 ADT (ADC 结果微调寄存器)	37
7.8 ADC 应用电路.....	38
8. 系统时钟.....	39
8.1 概述.....	39
8.2 指令周期 Fcpu.....	39
9. 系统工作模式.....	40
9.1 概述.....	40
9.2 普通模式.....	41
9.3 低速模式.....	41
9.4 睡眠模式.....	41
9.5 绿色模式.....	42
9.6 系统唤醒.....	42
9.6.1 概述.....	42
9.6.2 唤醒时间.....	42
10. 复位.....	43
10.1 概述.....	43
10.2 上电复位.....	44
10.3 看门狗复位.....	44
10.4 低电压检测 LVD.....	45
11 电气参数.....	46
11.1 极限参数.....	46
11.2 DC 特性 (TEMP=25℃、VDD=5V)	46
12、指令集.....	48
13. 配置说明.....	50
13.1 Config0:	50
13.2 Config1:	50
14. 封装及尺寸.....	51
14.1 SOP20 封装及尺寸.....	51
14.2 SOP18 封装及尺寸.....	52
14.3 SOP16 封装及尺寸.....	53
14.4 SOP14 封装及尺寸.....	54
14.5 SOP8 封装及尺寸.....	55
14.6 DIP20 封装图及尺寸.....	56
14.7 DIP18 封装图及尺寸.....	57
14.8 DIP16 封装图及尺寸.....	58
14.9 DIP14 封装图及尺寸.....	59
14.10 DIP8 封装图及尺寸.....	60
14.11 SOT-6 封装图及尺寸.....	61
14.12 TSSOP20 封装图及尺寸.....	62
15. 修正记录.....	63



HS26P10

用户手册

Ver 3.04C

1. 概述

HS26P10 是采用低耗高速 CMOS 工艺制造的 8 位单片机，它内部包含一个 2K*16-bit 的一次性可编程只读电存储器(OTP-ROM)。


2. 特征

- ◆ 除了跳转指令 2 个指令周期外，其他指令都是一个指令周期
- ◆ 2K*16 位片内 ROM
- ◆ 可直接、间接寻址
- ◆ 3 个 8 位定时器：
 - TC0: 外部事件计数器/PWM0/ Buzzer 输出。
 - TC1: 外部事件计数器/PWM1/ Buzzer 输出。
 - TC2: 外部事件计数器/PWM2/ Buzzer 输出
- ◆ 内置上电复位，掉电复位
- ◆ 内置上电复位时间 PWRT 和振荡器起振时间 OSCT
- ◆ 内置可预分频 WDT
- ◆ 四种振荡模式
 - 内置高速振荡器 16MHz
 - 内置低速振荡器 32K
 - 外置高速晶体振荡器 4MHz~16MHz
 - 外置低速晶体振荡器 32.768KHz
- ◆ 一个安全位（代码寄存器中）保护程序不被读出
- ◆ 128*8 bit SRAM
- ◆ 3 组标准双向 I/O 端口
- ◆ 8 级用于子程序嵌套的堆栈
- ◆ 6 种可用中断
 - 4 个内部中断：TC0、TC1、TC2、ADC
- ◆ 2 个外部中断：INT0，INT1
- ◆ ADC
 - 5 个外部ADC输入
 - 1 个内部电池检测
 - 内部AD参考电压（VDD、4V、3V、2V）



3. 管脚信息

3.1 管脚图



HS26P10- SOP8/DIP8




图 1 HS26P11- SOP8




图 1.1 HS23P3022(内置 E2PROM) SOP8




图2 管脚分配 SOP14/DIP14





图3 管脚分配 SOP16/DIP16



图

4 管脚分配 SOP18/DIP18




图 5 管脚分配 SOP20/DIP20/TSSOP20




图 6 管脚分配 SOT23-6




图 7 管脚分配 DIP18





图 8 管脚分配 SOP20(内有 E2PROM)

3.2 管脚说明

管脚名称	类型	功能说明
VDD, VSS	P	电源输入端;
P0.4/RST/VPP	I,P	P0.4: 输入引脚, 施密特触发, 无内置上拉电阻, 具有唤醒功能, 输出开漏。 RST: 系统复位引脚, 施密特结构, 低电平触发, 通常保持高电平。 VPP: OTP 烧录引脚。
P0.3/XIN/TC2CK	I/O	P0.3: 双向输入/输出引脚, 输入模式时施密特触发, 内置上拉电阻, 具有唤醒功能。 XIN: 使能外部振荡电路(晶体/RC 振荡电路)时为振荡信号输入引脚。 TC2CK: Timer2 外部脉冲输入端
P0.2/XOUT	I/O	P0.2: 双向输入/输出引脚, 输入模式时施密特触发, 内置上拉电阻, 具有唤醒功能。 XOUT: 使能外部振荡电路(晶体/RC 振荡电路)时为振荡信号输出引脚。
P0.0/INT0/TC0CK	I/O	P0.0: 双向输入/输出引脚, 输入模式时施密特触发, 内置上拉电阻, 具有唤醒功能。 TC0CK: Timer0 外部脉冲输入端。 INT0: 外部中断 0。



P0.1/INT1/TC1CK/ PWM2	I/O	P0.1: 双向输入/输出引脚, 输入模式时施密特触发, 内置上拉电阻, 具有唤醒功能。 INT1: 外部中断 1。 TC1CK: Timer1 外部脉冲输入端 PWM2: PWM2 输出引脚
P4.0/AIN0/AVREF H	I/O	P4.0: 双向输入/输出引脚, 输入模式时施密特触发, 内置上拉电阻。 AIN0: ADC 输入通道。 AVREFH: ADC 参考电压的高电平输入引脚。
P4.[4:1]/AIN[4:1]	I/O	P4.[4:1]: 双向输入/输出引脚, 输入模式时施密特触发, 内置上拉电阻。 AIN[4:1]: ADC 输入通道。
P5.3/PWM1/BZ1	I/O	P5.3: 双向输入/输出引脚, 输入模式时施密特触发, 内置上拉电阻。 PWM1: PWM 输出引脚。 BZ1: BUZZER TC1/2 输出引脚。
P5.4/PWM0/BZ0	I/O	P5.4: 双向输入/输出引脚, 输入模式时施密特触发, 内置上拉电阻。 PWM0: PWM 输出引脚。 BZ0: BUZZER TC0/2 输出引脚。
P2.0~P2.5	I/O	双向输入/输出引脚, 输入模式时施密特触发, 内置上拉电阻。






5. 存储器结构

5.1 程序存储器

- 1、HS26P10 有 11 位 PC，2K*16bit 的 OTP
- 2、复位地址 000H；
- 3、硬件中断地址 008H；
- 4、GOTO、CALL 指令可以全地址跳转。





5.2 数据存储




表 5-1 数据存取器地址分布

地址	功能描述	地址	功能描述	地址	功能描述	地址	功能描述
80H	L	90H	-	A0H	-	B0H	-
81H	H	91H	-	A1H	-	B1H	ADM
82H	R	92H	-	A2H	-	B2H	ADB
83H	Z	93H	-	A3H	-	B3H	ADR
84H	Y	94H	-	A4H	-	B4H	ADT
85H	-	95H	-	A5H	-	B5H	-
86H	PFLAG	96H	-	A6H	-	B6H	-
87H	-	97H	-	A7H	-	B7H	-
88H	-	98H	-	A8H	-	B8H	P0M
89H	-	99H	-	A9H	-	B9H	-
8AH	-	9AH	-	AAH	-	BAH	-
8BH	-	9BH	-	ABH	-	BBH	-
8CH	-	9CH	-	ACH	-	BCH	-



8DH	-	9DH	-	ADH	-	BDH	-
8EH	-	9EH	-	AEH	P4CON	BEH	-
8FH	-	9FH	-	AFH	VREF	BFH	PEDGE
C0H	-	D0H	P0	E0H	P0UR	F0H	STK7L
C1H	-	D1H	-	E1H	-	F1H	STK7H
C2H	P2M	D2H	P2	E2H	P2UR	F2H	STK6L
C3H	-	D3H	-	E3H	-	F3H	STK6H
C4H	P4M	D4H	P4	E4H	P4UR	F4H	STK5L
C5H	P5M	D5H	P5	E5H	P5UR	F5H	STK5H
C6H	-	D6H	-	E6H	@HL	F6H	STK4L
C7H	-	D7H	-	E7H	@YZ	F7H	STK4H
C8H	INTRQ	D8H	T0M	E8H	-	F8H	STK3L
C9H	INTEN	D9H	-	E9H	-	F9H	STK3H
CAH	OSCM	DAH	TC0M	EAH	-	FAH	STK2L
CBH	-	DBH	TC0C	EBH	TC2CH	FBH	STK2H
CCH	WDTR	DCH	TC1M	ECH	TC2M	FCH	STK1L
CDH	TC0R	DDH	TC1C	EDH	TC2C	FDH	STK1H
CEH	PCL	DEH	TC1R	EEH	TC2R	FEH	STK0L
CFH	PCH	DFH	STKP	EFH	-	FFH	STK0H

表 5-2 数据存取器结构



6. 操作寄存器

6.1 PCL（程序计数器）与堆栈

名称	Bit 15	Bit 14	Bit 13	Bit 12	Bit 11	Bit 10	Bit 9	Bit 8	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
	-					PCH			PCL							

产生 2K*16bits 片内 OTP ROM 地址以获取对应程序指令代码。

复位后 PCL 的所有位均清零

JMP 指令直接装载 PC 的 11 位。因此，“GOTO”指令跳转范围为 2K 程序区间

CALL 指令加载 PC 的 11 位，然后 PC+1 进入堆栈。

RET、RETI 指令将栈顶数据装入 PC

ADD PCL,A (ADC PCL,A) 允许“A”的值加到当前 PC，PC 的高 3 位将自然进位

MOV PCL,A 允许将寄存器“A”的值装入 PC 的低 8 位，同时 PC 的高 3 位保持不变。

SUB PCL,A (SBC PCL,A) 允许“A”的值被减到当前 PC，但 PC 的高 3 位保持不变！

改变 PCL 内容的指令需要 2 个指令周期，除此之外，所有的指令均只需 1 个指令周期

6.2 PFLAG（状态寄存器）

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
CCH(r/w)	PFLAG	TO	PD	LVDF36	LVDF24	-	C	DC	Z

寄存器包含 ALU 的算术状态，RESET 状态。

C：进位/借位（加减法指令）

=1，有进位/无借位

=0，无进位/有借位

DC：半进位/半借位（加减法指令）

=1，有低 4 位进位/无低 4 位借位

=0，无低 4 位进位/有低 4 位借位

Z：零标志位

=1，逻辑操作结果为 0

=0，逻辑操作结果不为 0

LVDF24：电压检查位

=1，电源电压小于 2.4V

=0，电源电压大于 2.4V。



LVDF36: 电压检查位

=1, 电源电压小于 3.6V

=0, 电源电压大于 3.6V 。

T0,PD: 复位状态标志位

T0	PD	复位状态
0	0	看门狗复位
0	1	保留
1	0	上电或 LVD
1	1	外部复位



6.3 TC0/TC1/TC2（定时/计数寄存器）

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
0DBh(R/W)	TC0C	定时/计数器 0 的 8 位数据							
0DAh(R/W)	TC0M	定时/计数器 0 模式控制位							
0CDh(R/W)	TC0R	定时/计数器 0 自动装载位							
0DDh(R/W)	TC1C	定时/计数器 1 的 8 位数据							
0DCh(R/W)	TC1M	定时/计数器 1 模式控制位							
0DEh(R/W)	TC1R	定时/计数器 1 自动装载位							
0D8h(R/W)	T0M	TC0/TC1/TC2 加速和 TC0 唤醒功能寄存器							
0EDh(R/W)	TC2C	定时/计数器 2 的 8 位数据							
0ECh(R/W)	TC2M	定时/计数器 2 模式控制位							
0EEh(R/W)	TC2R	定时/计数器 2 自动装载位							
0EBh(R/W)	TC2CH	定时/计数器 2 的做 16 位计数器时的高 8 位数据							

6.3.1 概述

（以下如无特殊说明，都是同时指 TC0、TC1 和 TC2）定时/计数器 TC_n（n=0、1、2）具有双时钟源，可根据实际需要选择内部时钟或外部时钟作为计时标准。其中，内部时钟来自 F_{cpu}，外部时钟 T_nCKS(n=0、1、2)（下降沿触发）输入。寄存器 TC_nM 控制时钟源的选择。当 TC_n 从 0FFH 溢出到 00H 时，TC_n 在继续计数的同时产生一个溢出信号，T_nIF=1，触发 TC_n 中断请求。

TC_n(n=0、1、2) 的主要作用如下：

8位可编程定时器：根据选定的时钟频率在特定时间产生中断信号；其中TC2可以定义为16位。

外部事件计数：对外部事件计数；

蜂鸣器输出；

PWM 输出。

6.3.2 TC_nM 寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
DAH(r/w)	TC0M	TR	TPS2	TPS1	TPS0	T _n CKS	ALOAD	TCOUT	PWMEN
DCH(r/w)	TC1M								
ECH(r/w)	TC2M								

PWMEN：PWM 输出控制。

0 = 禁止 PWM 输出；

1 = 使能 PWM 输出，PWM 输出占空比由 TC0OUT 和 ALOAD0 控制。



TCOUT: TC 超时输出信号控制。仅当 PWMEN = 0 时有效。

0 = 禁止, P5.4 或者 P5.3 或者 P0.1 作为输入/输出口;

1 = 使能, P5.4 或者 P5.3 或者 P0.1 输出 TCOUT 信号。可用作驱动 Buzzer。

ALOAD: 自动装载控制。仅当 PWMEN = 0 时有效。

0 = 禁止 TC 自动装载;

1 = 使能 TC 自动装载。

TCCKS: TC 时钟信号控制位。

0 = 内部时钟 (Fcpu 或 Fosc);

1 = 外部时钟, T0CK 或 T1CK 或 T2CK 输入。

TPS[2:0]: TC 分频选择位。

TPS[2:0]	TCnX8=0	TCnX8=1
000	Fcpu / 256	Fosc / 128
001	Fcpu / 128	Fosc / 64
010	Fcpu / 64	Fosc / 32
011	Fcpu / 32	Fosc / 16
100	Fcpu / 16	Fosc / 8
101	Fcpu / 8	Fosc / 4
110	Fcpu / 4	Fosc / 2
111	Fcpu / 2	Fosc / 1

TR: TC 启动控制位。

0 = 禁止 TC 定时器;

1 = 开启 TC 定时器。

6.3.3 TCnR 寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
CDH(r/w)	TC0R	自动装载寄存器							
DEH(r/w)	TC1R								
EEH(r/w)	TC2R								

TC0、TC1和TC2的自动装载功能由TCnM 的ALOAD位控制。当TC溢出时, TCnR 的值自动装入TC 中。这样, 用户在使用过程中就不需要在中断中重新赋值。TC为双重缓存器结构。若程序对TCnR 进行了修改, 那么修改后的TCnR 值先被暂存在TCnR 的第一个缓存器中, 直到当前TC溢出后, 才被真正存入TCnR 缓存器中, 从而避免TC中断时间出错以及PWM和蜂鸣器误动作。

注: 在PWM模式下, 系统自动开启自动装载功能。位寄存器ALOAD 用于控制溢出范围。

TCnR 初始值计算公式如下:

$$\text{TCnR 初始值} = N - (\text{TC 中断间隔时间} * \text{输入时钟})$$

上式中, N 为TC 的最大计数范围。TC 的溢出时间有如下六种可能情况:



TnCKS	PWMEN	ALOAD	TCOUT	N	TC0R 计数范围	TC0R 二进制计数范围
0	0	X	X	256	00H~0FFH	00000000b~11111111b
	1	0	0	256	00H~0FFH	00000000b~11111111b
	1	0	1	64	00H~3FH	xx000000b~xx111111b
	1	1	0	32	00H~1FH	xxx00000b~xxx11111b
	1	1	1	16	00H~0FH	xxxX0000b~xxxX1111b
1	-	-	-	256	00H~0FFH	00000000b~11111111b

例：TC 中断间隔时间设置为10ms，时钟源选Fcpu (TnCKS = 0)，无PWM 输出 (PWMEN = 0)，高速时钟为4MHz，Fcpu = Fosc/4，TPS = 010 (Fcpu/64)。


TCnR 初始值 = N - (TC 中断间隔时间 * 输入时钟源)

$$= 256 - (10\text{ms} * 4\text{MHz} / 4 / 64)$$

$$= 256 - (10^{-2} * 4 * 10^6 / 4 / 64) = 100 = 64\text{H}$$

6.3.4 TC 时钟频率输出（蜂鸣器输出）

对TC 时钟频率进行适当设置可得到特定频率的蜂鸣器输出 (TCOUT)，并通过PWM引脚 输出。单片机内部设置TC 的溢出频率经过2分频后作为TCOUT 的频率，即TC 每溢出2次TCOUT 输出一个完整的脉冲，此时，I/O 功能自动被禁止。TCOUT 输出波形如下：



若时钟选择4MHz，系统时钟源采用Fcpu=Fosc/4，程序中设置TPS = 110，TC= TC0R = 131，则TC的溢出频率为2KHz，TCOUT 的输出频率为2KHz。




6.3.5 PWM

PWM信号输出到PWMOUT, TCOUT和ALOAD标志位控制PWM输出的阶数(256、64、32和16)。8位计数器TC计数过程中不断与TCnR相比较, 当TC计数到两者相等时, PWM输出低电平, 当TC再次从零开始计数时, PWM被强制输出高电平。PWM输出占空比 = TNRL/计数量程 (计数量程 = 256、64、32 或16)。参考寄存器保持输入00H 可使PWM的输出长时间维持在低电平, 通过修改TCnR可改变PWM输出占空比。



注: TC0、TC1和TC2 为双重缓存器结构, 调整TCnR的值可以改变PWM的输出占空比。用户可随时改变TCnR的值, 但是只有在TC(TIMER COUNT) 溢出后, 这一修改值才真正被写入TCnR 中。

ALOAD	TCOUT	PWM 占空比范围	TC 有效值	TnRL 有效值	MAX. PWM 输出频 率 (Fcpu=4MHZ)	注释
0	0	0/256~255/256	00H~FFH	00H~FFH	7.8125K	每计数256次溢出
0	1	0/64~63/64	00H~3FH	00H~3FH	31.25K	每计数64次溢出
1	0	0/32~31/32	00H~1FH	00H~1FH	62.5K	每计数32次溢出
1	1	0/16~15/16	00H~0FH	00H~0FH	125K	每计数16次溢出


PWM 输出占空比随 TCnR 的变化而变化: 0/256~255/256。




在 PWM 模式下, TnIF 的频率与 PWM 的占空比有关, 具体情况如下图所示:



在PWM 模式下，系统随时比较TC和TCnR的异同。若 $TC < TCnR$ ，PWM 输出高电平，反之则输出低电平。当TC发生改变的时候，PWM 将在下一周期改变输出占空比。如果TCnR保持恒定，那么PWM输出波形也保持稳定。



上图所示是 TCnR 恒定时的波形。每当 TC 溢出时, PWM 都输出高电平, $TC \cong TCnR$ 时, PWM 即输出低电平。下面所示是 TCnR 发生变化时对应的波形图:



在period 2 和period 4 中，显示新的占空比（TnRL），但PWM 在period 2 和period 4 的占空比要在下一个period才会改变。这样，可以避免PWM 不随设定改变或在同一个周期内改变两次，从而避免系统发生不可预知的误动作。



6.3.6 T0M

TC0、TC1 和 TC2 的时钟源选择及绿色模式唤醒寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
D8H(r/w)	T0M			TC2S16	TC2X8	TC1X8	TC0X8	TC0GN	

TC0GN: TC0 绿色模式功能唤醒控制

=1, 允许

=0, 禁止

TC0X8: TC0 内部时钟选择控制位。

=0, TC0 内部时钟来至 F_{CPU} , $TC0RATE = F_{CPU}/2 \sim F_{CPU}/256$

=1, TC0 内部时钟来至 F_{HOSC} , $TC0RATE = F_{OSC}/1 \sim F_{OSC}/128$

TC1X8: TC1 内部时钟选择控制位。

=0, TC1 内部时钟来至 F_{CPU} , $TC1RATE = F_{CPU}/2 \sim F_{CPU}/256$

=1, TC1 内部时钟来至 F_{HOSC} , $TC1RATE = F_{OSC}/1 \sim F_{OSC}/128$

TC2X8: TC2 内部时钟选择控制位。

=0, TC2 内部时钟来至 F_{CPU} , $TC2RATE = F_{CPU}/2 \sim F_{CPU}/256$

=1, TC2 内部时钟来至 F_{HOSC} , $TC2RATE = F_{OSC}/1 \sim F_{OSC}/128$

TC2S16: TC2 计时器不在 PWM 或 BUZ 时是 8 位还是 16 位。

=1, TC2 是 16 位计数器, 此时 TC2CH 为高 8 位。

=0, TC2 是 8 位计数器

注: TC2 计时器不论是何种情况, 其有效位数都是 16 位。在 PWM 或 BUZ 模式, TC2CH 高位在 PWM 一个周期会自动加 1。BUZ 模式不能选择 16 位模式。




6.4 中断

6.4.1 概述

HS26P10提供6个中断源：4个内部中断（TC0/TC1/TC2/ADC）和2个外部中断（INT0/INT1）。

外部中断可以将系统从睡眠模式中唤醒进入高速模式，在返回到高速模式前，中断请求被锁定。一旦程序进入中断，寄存器STKP的位GIE被硬件自动清零以避免响应其它中断。系统退出中断后，硬件自动将GIE置“1”，以响应下一个中断。中断请求存放在寄存器INTRQ中。



注：程序响应中断时，必须开启全局中断控制位GIE。

中断请求寄存器 INTEN 包括所有中断的使能控制位。INTEN 的有效位被置为“1”则系统进入该中断服务程序，程序计数器入栈，程序转至 0008H 即中断程序。程序运行到指令 RETI 时，中断结束，系统退出中断服务。



6.4.2 INTEN (中断控制寄存器)

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
C9H(r/w)	INTEN	ADCIEN	TC1IEN	TC0IEN	TC2IEN	-	-	INT1IE	INT0IE

INT0IE: INT0 外部中断 (P0.0) 控制位

0: 无效

1: 有效

INT1IE: INT1 外部中断 (P0.1) 控制位

0: 无效

1: 有效

TC2IEN: TC2 中断控制位

0: 无效

1: 有效

TC0IEN: TC0 中断控制位

0: 无效

1: 有效

TC1IEN: TC1 中断控制位

0: 无效

1: 有效

ADCIEN: ADC 中断控制位

0: 无效

1: 有效

中断请求寄存器 INTRQ 中存放各中断请求标志。一旦有中断请求发生，则 INTRQ 中对应位将被置“1”，该请求被响应后，程序应将该标志位清零。根据 INTRQ 的状态，程序判断是否有中断发生，并执行相应的中断服务。



6.4.3 INTRQ

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
C8H(r/w)	INTRQ	ADCIF	TC1IF	TC0IF	TC2IF	-	-	INT1IF	INT0IF

INT0IF: INT0 外部中断 (P0.0) 请求标志

0: INT0 无中断请求;

1: INT0 有中断请求。

INT1IF: INT1 外部中断 (P0.1) 请求标志

0: INT1 无中断请求;

1: INT1 有中断请求。(只有下降沿中断)

TC2IF: TC2 中断请求标志

0: TC2 无中断请求;

1: TC2 有中断请求。

TC0IF: TC0 中断请求标志

0: TC0 无中断请求;

1: TC0 有中断请求。

TC1IF: TC1 中断请求标志

0: TC1 无中断请求;

1: TC1 有中断请求。

ADCIF: ADC 中断请求标志

0: ADC 无中断请求;

1: ADC 有中断请求。

6.4.5 GIE

只有当全局中断控制位 GIE 置“1”的时候程序响应中断请求。一旦有中断发生, 程序计数器(PC) 指向中断向量地址 (ORG8), 堆栈层数加 1。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
DFH(r/w)	STKP	GIE	-	-	-	-	STKPB2	STKPB1	STKPB0

GIE: 全局中断控制位

0: 禁止全局中断;

1: 使能全局中断。



6.5 PEDGE

INT0 被触发, 则无论 INT0IE 处于何种状态, INT0IF 都会被置“1”。如果 INT0IF=1 且 INT0IE=1, 系统响应该中断: 如果 INT0IF=1 而 INT0IE=0, 系统并不会执行中断服务。在处理多中断时尤其需要注意。

如果中断的触发方向和唤醒功能的触发方向是一样的, 则在系统由 P0.0 从睡眠模式和绿色模式唤醒时, INT0 的中断请求 (INT0IRQ) 就会被锁定。系统会在唤醒后马上进入中断向量地址执行中断服务程序。

注: INT0 的中断请求被 P0.0 的唤醒触发功能锁定。

注: P0.0 (INT0) 的中断触发边沿由 PEDGE 控制。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
BFH(r/w)	PEDGE	-	-	-	P00G1	P00G0	-	-	-

P00G[1:0]: P0.0 (INT0) 中断触发控制位。

00 = 保留;

01 = 上升沿触发;

10 = 下降沿触发;

11 = 上升/下降沿触发 (电平触发)。

6.6 OSCM

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
CAH(r/w)	OSCM	-	-	-	CPUM1	CPUM0	CLKMD	STPHX	-

STPHX: 高速振荡器控制位

0: 运行

1: 停止, 内部低速 RC 振荡器仍然运行

CLKMD: 系统时钟模式控制位

0: 普通 (双时钟) 模式, 高速时钟作为系统时钟

1: 低速模式, 低速时钟作为系统时钟

CPUM<1:0>: CPU 工作模式控制位

00: 普通模式 01: 睡眠模式 10: 绿色模式 11: 系统保留

例: 停止高速振荡器

B0BSET FSTPHX ; 停止外部高速振荡器

STPHX 为内部高速 RC 振荡器和外部高速振荡器的控制位。当 STPHX=0 时内部高速 RC 振荡器和外部高速振荡器正常运行; 当 STPHX=1 时内部高速 RC 振荡器和外部高速振荡器停止运行。不同的高速时钟选项决定不同的 STPHX 功能。



6.7 WDTR

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
96H(r/w)	WDTR	看门狗清零寄存器							

例：如下是对看门狗定时器的操作，在主程序开头对看门狗清零。

```

MOV      A,#5AH
B0MOV    WDTR,A
.....
CALL     SUB1
CALL     SUB2
.....
JMP      MAIN

```

看门狗定时器应用注意事项如下：

- 1、对看门狗定时器清零之前，检查 I/O 口的状态和 RAM 的内容可增强程序的可靠性；
- 2、不能在中断中对看门狗清零，否则无法检测到主程序跑飞的情况。
- 3、程序中应该只在主程序中有一次清看门狗的动作，这种架构能够最大限度地发挥看门狗的保护功能。
- 4、WDT 的时间是 256ms（5V/32K）。 $WDT=8196 \times T_{LRC}$ ， T_{LRC} 为低速时钟的振荡周期。

6.8 STKP

堆栈指针 STKP 是一个 3 位寄存器，存放被访问的堆栈单元地址，11 位数据存储器 STKnL 用于暂存堆栈数据。

使用入栈指令 PUSH 和出栈指令 POP 可对堆栈缓存器进行操作。堆栈操作遵循后进先出(LIFO)的原则，入栈时堆栈指针 STKP 的值减 1，出栈时 STKP 的值加 1，这样，STKP 总是指向堆栈缓存器顶层单元。

系统进入中断或执行 CALL 指令之前，程序计数器 PC 的值被存入堆栈缓存器中进行入栈保护。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
DFH(r/w)	STKP	GIE	-	-	-	-	STKPB2	STKPB1	STKPB0

STKPBn：堆栈指针（n=0~2）

GIE：全局中断控制位。

0 = 禁止；

1 = 使能。

例：系统复位时，堆栈指针寄存器内容为默认值，但强烈建议在程序初始部分重新设定，如下图所示：

```

MOV      A,#00000111B
B0MOV    STKP,A

```

执行程序调用指令 CALL 和响应中断服务时，堆栈指针 STKP 的值减 1，指针指向下一个堆栈缓存器。同时，对程序计数器 PC 的内容进入堆栈保存。



堆栈层数	STKP 寄存器			堆栈缓存器		注释
	STKPB2	STKPB1	STKPB0	高字节	低字节	
0	1	1	1	Free	Free	——
1	1	1	0	STK0H	STK0L	——
2	1	0	1	STK1H	STK1L	——
3	1	0	0	STK2H	STK2L	——
4	0	1	1	STK3H	STK3L	——
5	0	1	0	STK4H	STK4L	——
6	0	0	1	STK5H	STK5L	——
7	0	0	0	STK6H	STK6L	——
8	1	1	1	STK7H	STK7L	——
>8	1	1	0	——	——	堆栈溢出，出错

对应每个入栈操作，都有一个出栈操作来恢复程序计数器 PC 的值。RETI 指令用于中断服务程序中，RET 用于子程序调用。出栈时，STKP 加 1 并指向下一个空闲堆栈缓冲器。堆栈恢复操作如下表所示：

堆栈层数	STKP 寄存器			堆栈缓存器		注释
	STKPB2	STKPB1	STKPB0	高字节	低字节	
8	1	1	1	STK7H	STK7L	——
7	0	0	0	STK6H	STK6L	——
6	0	0	1	STK5H	STK5L	——
5	0	1	0	STK4H	STK4L	——
4	0	1	1	STK3H	STK3L	——
3	1	0	0	STK2H	STK2L	——
2	1	0	1	STK1H	STK1L	——
1	1	1	0	STK0H	STK0L	——
0	1	1	1	Free	Free	——



6.9 I/O 端口模式控制寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
B8H(r/w)	P0M	-	-	-	-	P03M	P02M	P01M	P00M
C2H(r/w)	P2M	-	-	P25M	P24M	P23M	P22M	P21M	P20M
C4H(r/w)	P4M	-	-	-	P44M	P43M	P42M	P41M	P40M
C5H(r/w)	P5M	-	-	-	P54M	P53M	-	-	-

PnM[7:0]: Pn 模式控制位 (n=0~5)

0 = 输入模式;

1 = 输出模式。

6.10 I/O 端口寄存器

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
E0H(w)	P0UR	-	-	-	-	P03R	P02R	P01R	P00R
E2H(w)	P2UR	-	-	P25R	P24R	P23R	P22R	P21R	P20R
E4H(w)	P4UR	-	-	-	P44R	P43R	P42R	P41R	P40R
E5H(w)	P5UR	-	-	-	P54R	P53R	-	-	-


注: P0.4 是单向输入引脚, 无上拉电阻, 因此 P0UR.4 始终为 “1”。



7. 5+1 通道 ADC

7.1 概述

模拟数字转换，内置 6 个模拟通道，高达 4096 阶的分辨率，能将一个模拟信号转换成相应的 12 位数字信号。通过 CHS[2:0] 现在模拟信号输入引脚（AIN 引脚），内部 $1/4 \times V_{dd}$ 电压源，GCHS 位使能全部 ADC 通道，模拟信号输入至 SAR ADC。ADC 的分辨率为 12 位；可以通过 ADCKS[1:0] 位选择 ADC 的转换速率以决定 ADC 的转换时间。ADC 参考电压的高电平包括 2 种，内部参考源，包括 VDD、4V、3V、2V（EBHENB=0），外部参考源，由 P4.0 提供（EVHENB=1）。ADC 内置 P4CON 寄存器来设置模拟输入引脚，必须由程序将 ADC 输入引脚设为不带上拉电阻的输入引脚。设置好 ADENB 和 ADS 位后，ADC 开始转换，转换结束时，ADC 电路将 EOC 和 ADCIF 置 1，并将转换结果存入 ADB 和 ADR 寄存器中。若 ADCIEN=1，ADC 请求中断，AD 转换完成后，ADCIF=1 时，程序计数器跳转中断向量地址（ORG 0008H）执行中断服务程序。





7.2 ADM（ADC 模式寄存器）

ADC模式寄存器ADM设置ADC的相关配置：包括ADC启动，ADC通道选择，ADC的参考源选择和ADC处理状态显示等。必须在AD开始转换前将这些配置设置完毕。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
B1H(r/w)	ADM	ADENB	ADS	EOC	GCHS	—	CHS2	CHS1	CHS0

ADENB: ADC控制位。睡眠模式下，禁止ADC以省电。

0 = 禁止;

1 = 使能。

ADS: ADC启动位。ADC处理完成后，ADS位自动清零。

0 = 停止;

1 = 开始。

EOC: ADC状态控制位。

0 = 转换过程中;

1 = 转换结束，ADS复位。

GCHS: 通道选择位。

0 = 禁止AIN通道;

1 = 使能AIN通道。

CHS[2:0]: ADC输入通道选择位。

000 = AIN0; 001 = AIN1; 010 = AIN2; 011 = AIN3; 100 = AIN4; 101 = AIN5。

AIN5 通道没有连接外部管脚，连接的是 $1/4 \times VDD$ 。这种处理方式可以使 ADC 测得 VDD 的电压。这对于 VDD 变化的，特别是手持设备非常有用。

ADR 寄存器包括 ADC 模式控制和 ADC 低字节数据缓存器，ADC 配置包括 ADC 时钟速率和 ADC 分辨率。必须在启动 ADC 之前设置好这些配置。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
B3H(r/w)	ADR	—	ADCKS1	—	ADCKS0	ADB3	ADB2	ADB1	ADB0

ADCKS1	ADCKS0	ADC 时钟源
0	0	Fcpu/16
0	1	Fcpu/8
1	0	Fcpu
1	1	Fcpu/2



7.3 ADB（ADC 数据寄存器）

ADC 数据缓存器共 12 位，用来存储 AD 转换结果，8 位只读寄存器 ADB 存放结果的高字节（bit4~bit11），ADR（ADR[3:0]）存放低字节（bit0~bit3）。ADC 数据缓存器是只读寄存器，系统复位后处于未知状态。

ADB[11:4]：8 位 ADC 模式下，ADC 数据存放于 ADB 寄存器中。

ADB[3:0]：12 位 ADC 模式下，ADC 数据存放于 ADB 和 ADR 寄存器中。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
B2H(r)	ADB	ADB11	ADB10	ADB9	ADB8	ADB7	ADB6	ADB5	ADB4

ADB[11:4]：ADC12 位分辨率的高字节数据缓存器。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
B3H(r/w)	ADR	—	ADCKS1	—	ADCKS0	ADB3	ADB2	ADB1	ADB0

ADB[3:0]：ADC12 位分辨率的低字节数据缓存器。

AIN n	ADB11	ADB10	ADB9	ADB8	ADB7	ADB6	ADB5	ADB4	ADB3	ADB2	ADB1	ADB0
0/4096*VR EFH	0	0	0	0	0	0	0	0	0	0	0	0
1/4096*VR EFH	0	0	0	0	0	0	0	0	0	0	0	1
...	...	...	...	...	...	...	...	...	...	...	...	...
...	...	...	...	...	...	...	...	...	...	...	...	...
...	...	...	...	...	...	...	...	...	...	...	...	...
4094/4096* VREFH	1	1	1	1	1	1	1	1	1	1	1	0
4095/4096* VREFH	1	1	1	1	1	1	1	1	1	1	1	1

针对不同的应用，用户可能需要精度介于 8 位到 12 位之间的 AD 转换器。对于这种情况，可以通过对保存在 ADR 和 ADB 中的转换结果进行处理得到。首先，用户必须选择 12 位分辨率的模式，进行 AD 转换，然后在转换结果中去掉最低的几位得到需要的结果。如下表所示：



ADC 分辨率	ADB								ADR			
	ADB11	ADB10	ADB9	ADB8	ADB7	ADB6	ADB5	ADB4	ADB3	ADB2	ADB1	ADB0
8-bit	O	O	O	O	O	O	O	O	X	X	X	X
9-bit	O	O	O	O	O	O	O	O	O	X	X	X
10-bit	O	O	O	O	O	O	O	O	O	O	X	X
11-bit	O	O	O	O	O	O	O	O	O	O	O	X
12-bit	O	O	O	O	O	O	O	O	O	O	O	O
O=可选位, X=未使用的位												

7.4 VREFH (ADC 参考电压寄存器)

ADC 内置 5 种参考电压, 由 VREFH 寄存器控制: 包括一个外部参考电压和 4 个内部参考源 (VDD、4V、3V、2V)。EVHENB=1 时, ADC 参考电压由外部参考源提供 (P4.0), 必须输入一个电压作为 ADC 参考电压的高电平, 且不能低于 2V。EVHENB=0 时, ADC 参考电压由内部参考源提供, 并由 VHS[1:0]选择控制。VHS[1:0]=11 时, ADC 参考源选择 VDD; VHS[1:0]=10 时, ADC 参考源选择 4V; VHS[1:0]=01 时, ADC 参考源选择 3V; VHS[1:0]=00 时, ADC 参考源选择 2V。外部参考源的限制条件为, 最高为 VDD, 最低为内部最低电平, 否则默认为 VDD。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
AFH(r)	VREFH	EVHENB	-	-	-	-	-	VHS1	VHS0

VHS[1:0]: ADC 内部参考电压选择位。

VHS1	VHS0	内部 VREFH 电压
1	1	VDD
1	0	4.0V
0	1	3.0V
0	0	2.0V

EVHENB: ADC 内部参考电压控制位。

0 = 允许 ADC 内部 VREFH 功能, VREFH 引脚是 P4.0/AIN0 引脚;

1 = 禁止 ADC 内部 VREFH 功能, P4.0/AIN0/VREFH 引脚来自外部 VREFH 输入引脚。



7.5 ADC 操作说明和注意事项

7.5.1 ADC 信号格式

ADC采样电压范围为参考电压高/低电平之间，ADC参考低电压为VSS，高电压包括VDD/4V/3V/2V，外部参考电压由P4.0/AVREFH引脚提供（由EVHENB控制）。EVHENB = 0时，ADC参考电压选择内部参考源；EVHENB = 1时，ADC参考电压选择外部参考源（P4.0/AVREFH）。ADC参考电压的范围为：
（ADC参考高电压-ADC参考低电压） $\geq 2V$ ，ADC参考低电压为VSS=0V，故ADC参考高电压范围为2V~VDD，外部参考电压需在此范围之内。

ADC内部参考低电压=0V。

ADC内部端口低电压=VDD/4V/3V/2V。（EVHENB = 0）

ADC外部参考电压=2V~VDD。（EVHENB = 1）

ADC采样输入信号电压必须在ADC参考低电压和ADC参考高电压之间，若ADC输入信号的电压不在此范围内，则ADC的转换结果会出错（满量程或者为0）。

ADC参考低电压 $\leq$ ADC采用输入信号电压 $\leq$ ADC参考高电压

7.5.2 AD 转换时间

ADC转换时间是指从ADS=1（开始ADC）到EOC=1（ADC结束）所用的时间，由ADC分辨率和ADC时钟Rate控制，12位ADC的转换时间为1/（ADC时钟/4）*16 S；8位ADC的转换时间为1/（ADC时钟/4）*12 S。ADC的时钟源为Fcpu，包括Fcpu/1，Fcpu/2，Fcpu/8，Fcpu/16，由ADCKS[1:0]位控制。

ADC 的转换时间会影响 ADC 的性能，如果输入高 Rate 的模拟信号，必须要选择一个高 Rate 的 ADC 转换 Rate。如果 ADC 的转换时间比模拟信号的转换 Rate 慢，则 ADC 的结果出错。故选择合适的 ADC 时钟 Rate 和 ADC 分辨率才能得到合适的 ADC 转换 Rate。

12 位 ADC 转换时间 = 1/(ADC 时钟 Rate/4)*16sec

ADL EN	ADCKS1 ADCKS0	ADC 时 钟 rate	Fcpu=4MHz		Fcpu=16MHz	
			AD 转换时间	AD 转换 Rate	AD 转换时间	AD 转换 Rate
1(12-bit)	00	Fcpu/16	1/(4MHz/16/4)*16 =256us	3.906KHz	1/(16MHz/16/4)*16 =64us	15.625KHz
	01	Fcpu/8	1/(4MHz/8/4)*16= 128us	7.813KHz	1/(16MHz/8/4)*16= 32us	31.25KHz
	10	Fcpu	1/(4MHz/4)*16= 16us	62.5KHz	1/(16MHz/4)*16= 4us	250KHz
	11	Fcpu/2	1/(4MHz/2/4)*16= 32us	31.25KHz	1/(16MHz/2/4)*16= 8us	125KHz

8 位 ADC 转换时间 = $1/(\text{ADC 时钟 Rate}/4)*12\text{sec}$

ADLEN	ADCKS1 ADCKS0	ADC 时 钟 rate	Fcpu=4MHz		Fcpu=16MHz	
			AD 转换时间	AD 转换 Rate	AD 转换时间	AD 转换 Rate
0(8-bit)	00	Fcpu/16	$1/(4\text{MHz}/16/4)*16$ =192us	5.208KHz	$1/(16\text{MHz}/16/4)*16$ =48us	20.833KHz
	01	Fcpu/8	$1/(4\text{MHz}/8/4)*16$ 96us	10.416KHz	$1/(16\text{MHz}/8/4)*16$ 24us	41.667KHz
	10	Fcpu	$1/(4\text{MHz}/4)*16$ 12us	83.333KHz	$1/(16\text{MHz}/4)*16$ 3us	333.333KHz
	11	Fcpu/2	$1/(4\text{MHz}/2/4)*16$ 24us	41.667KHz	$1/(16\text{MHz}/2/4)*16$ 6us	166.667KHz

7.5.3 ADC 引脚配置

ADC输入引脚与P4口共用，ADC输入通道的选择由ADCHS[2:0]控制，ADCCHS[2:0]=000时选择AIN0，ADCCHS[2:0]=001时选择AIN1……同一时间设置P4口的一个引脚作为ADC的输入引脚，该引脚必须设置为输入引脚，禁止内部上拉，并首先由程序使能P4CON寄存器。通过ADCHS[2:0]选择好ADC输入通道后，GCHS置1以使能ADC功能。

ADC输入引脚为GPIO引脚时必须设为输入模式。

必须禁止ADC输入引脚的内部上拉电阻。

ADC输入通道的P4CON位必须置1。

EVHENB = 1时，P4.0/AIN0为ADC外部参考源的输入引脚，此时，P4.0必须设为输入模式，并禁止其上拉电阻。

ADC外部参考源输入引脚为GPIO引脚时必须设为输入模式。

必须禁止ADC外部参考源输入引脚的内部上拉电阻。

ADC 输入引脚与普通 I/O 引脚共用。当输入一个模拟信号到 CMOS 结构端口时，尤其当模拟信号为 $1/2 VDD$ 时，可能产生额外的漏电流。当 P4 输入多个模拟信号时，也会产生额外的漏电流。睡眠模式下，上述漏电流会严重影响到系统的整体功耗。P4CON 为 P4 口的配置寄存器，将 P4CON[4:0]置 1，其对应的 P4 引脚将被设为纯模拟信号输入引脚，从而避免上述漏电流的产生。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
AEH(r)	P4CON	-	-	-	P4CON4	P4CON3	P4CON2	P4CON1	P4CON0

P4CON[4:0]: P4.n 配置控制位。

0 = P4.n 可以作为模拟输入（ADC 输入）引脚或者 GPIO 引脚；

1 = P4.n 只能作为模拟输入引脚，不能作为 GPIO 引脚。



注：当 P4.n 作为普通 I/O 口而不是 ADC 输入引脚时，P4CON.n 必须置为 0，否则 P4.n 的普通 I/O 信号会被隔离开来。

7.6 P4 口 ADC 共用引脚

P4 口和 ADC 的输入口共用，施密特触发。同一时间只能设置 P4 口的一个引脚作为 ADC 的测量信号输入口（通过 ADM 寄存器来设置），其它引脚则作为普通 I/O 使用。具体应用中，当输入一个模拟信号到 CMOS 结构端口，尤其当模拟信号为 $1/2 V_{DD}$ 时，将可能产生额外的漏电流。同样，当 P4 口外接多个模拟信号时，也会产生额外的漏电流。在睡眠模式下，上述漏电流会严重影响到系统的整体功耗。P4CON 为 P4 口的配置寄存器。将 P4CON[7:0]置“1”，其对应的 P4 口将被设置为纯模拟信号输入口，从而避免上述漏电流的情况。

7.7 ADT（ADC 结果微调寄存器）

ADC模式寄存器ADM设置ADC的相关配置：包括ADC启动，ADC通道选择，ADC的参考源选择和ADC处理状态显示等。必须在AD开始转换前将这些配置设置完毕。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
B4H(r/w)	ADT	ADTS<1>	ADTS<0>			ADT<3>	ADT<2>	ADT<1>	ADT<0>

ADTS<1>：未用，可作通用寄存器。

ADTS<0>：修调方向控制。

0 = 负方向(ADB转换制变小)；

1 = 正方向(ADB转换制变大)。

ADT<3:0>：ADT修调位

00 = 修调0mv;

01 = 修调1mv;

02 = 修调2mv;

.

.


.

0F = 修调15mv

注：如果得到的 AD 转换值偏小，可以使 ADTS<0>=1,并适当增加 ADT<3:0>的值做调整，反之亦然。



7.8 ADC 应用电路



模拟信号从 ADC 输入引脚 AINn/P4.n 输入。在 ADC 输入引脚和 VSS 之间 (A) 必须连接一个 0.1uF 的电容, 且要尽可能的靠近 ADC 输入引脚。不能将电容的 GND 直接连接到电源干线的 GND, 必须通过 VSS 引脚。该电容可以减小电源干扰对模拟信号的影响。

ADC 参考电压高电平由外部参考源提供, 外部参考源连接到 AVREFH 引脚 (P4.0)。在 AVREFH 引脚和 VSS 之间连接电容, 首先在图中 C 处连接一个 47uF 的电解电容, 再在 B 处连接一个 0.1uF 的电容, 且要尽可能的靠近 AVREFH 引脚。不能将电容的 GND 直接连接到电源干线上的 GND, 必须通过 VSS 引脚。



8. 系统时钟

8.1 概述


HS26P10内置双时钟系统：高速时钟和低速时钟。低速时钟由内部低速振荡器提供，由OSCM寄存器的CLKMD位控制，高、低速时钟都可以作为系统时钟源。

内部高速振荡器：高达16MHz，称为IHRC；

外部高速振荡器：晶体（4MHz，12MHz，16MHz）振荡器。

外部低速振荡器：32.768KHz晶体振荡器。

内部低速振荡器：16KHz@3V，32KHz@5V，称为ILRC。



HOSC: High_Clk 编译选项。

Fhosc: 外部高速/内部 RC 振荡器时钟频率。

Fosc: 内部低速 RC 时钟频率（16KHz@3V，32KHz@5V）。

Fosc: 系统时钟频率。

Fcpu: 指令执行频率。

8.2 指令周期 Fcpu

系统时钟速率，即指令周期（Fcpu），从系统时钟源分离出来，决定系统的工作速率。Fcpu的速率由Fcpu编译选项决定，正常模式下， $F_{cpu} = F_{hosc}/2 \sim F_{hosc}/32$ 。若高速时钟源为外部4MHz振荡器，则Fcpu编译选项选择Fhosc/4，则Fcpu频率为 $4\text{MHz}/4 = 1\text{MHz}$ 。低速模式下， $F_{cpu} = F_{osc}/4$ ，即 $16\text{KHz}/4 = 4\text{KHz}@3\text{V}$ ， $32\text{KHz}/4 = 8\text{KHz}@5\text{V}$ 。

高干扰环境下，强烈建议设置 code option 的 Fcpu 选项在 Fhosc/4 以下，以减少干扰的影响。



9. 系统工作模式

9.1 概述


HS26P10可以在4种工作模式下以不同的时钟频率工作，这些模式可以控制振荡器的工作、程序的执行以及模拟电路的功能损耗。

普通模式：系统高速工作模式；

低速模式：系统低速工作模式；

省电模式：系统省电模式（睡眠模式）；

绿色模式：系统理想模式。



工作模式	普通模式	低速模式	绿色模式	睡眠模式
EHOSC	运行	STPHX 控制	STPHX 控制	停止
IHRC	运行	STPHX 控制	STPHX 控制	停止
ILRC	运行	运行	运行	停止
CPU 指令	执行	执行	停止	停止
TC0	TR0 控制	TR0 控制	TR0 控制仅 PWM/BUZ 有效	无效
TC1	TR1 控制	TR1 控制	TR1 控制仅 PWM/BUZ 有效	无效
TC2	TR2 控制	TR2 控制	TR2 控制仅 PWM/BUZ 有效	无效
看门狗定时器	Watch_Dog 控制	Watch_Dog 控制	Watch_Dog 控制	Watch_Dog 控制
内部中断	全部有效	全部有效	TC0	全部无效
外部中断	全部有效	全部有效	全部有效	全部无效
唤醒功能	——	——	P0, TC0, 复位	P0, 复位



EHOSC: 外部高速/低速时钟 (XIN/XOUT, 外置晶体振荡器需要外接相应的晶振及匹配电容电阻)。

IHRC: 内部高速时钟 (RC 振荡器)。

ILRC: 内部低速时钟 (RC 振荡器)。

9.2 普通模式

普通模式是系统高速时钟正常工作模式, 系统时钟源由内部高速振荡器或外置晶体振荡器提供, 外置晶体振荡器需要外接相应的晶振及匹配电容电阻。程序被执行。上电复位或任意一种复位触发后, 系统进入普通模式执行程序。当系统从睡眠模式被唤醒后进入普通模式。普通模式下, 高速振荡器正常工作, 功耗最大。

程序被执行, 所有的功能都可控制。

系统速率为高速。

高速振荡器和内部低速RC振荡器都正常工作。

通过OSCM寄存器, 系统可以从普通模式切换到其它任何一种工作模式。

系统从睡眠模式唤醒后进入普通模式。

低速模式可以切换到普通模式。

从普通模式切换到绿色模式, 唤醒后返回到普通模式。

9.3 低速模式

低速模式为系统低速时钟正常工作模式。系统时钟源由内部低速RC振荡器提供。低速模式由OSCM寄存器的CLKMD位控制。当CLKMD=0时, 系统为普通模式; 当CLKMD=1时, 系统进入低速模式。切换进入低速模式后, 不能自动禁止高速振荡器, 必须通过SPTHX位来禁止以减少功耗。低速模式下, 系统速率被固定为Fosc/4 (Fosc为内部低速RC振荡器频率)。

程序被执行, 所有的功能都可控制。

系统速率位低速 (Fosc/4)。

内部低速RC振荡器正常工作, 高速振荡器由STPHX=1控制。低速模式下, 强烈建议停止高速振荡器。

通过OSCM寄存器, 低速模式可以切换进入其它的工作模式。

从低速模式切换到睡眠模式, 唤醒后返回到普通模式。

普通模式可以切换进入低速模式。

从低速模式切换到绿色模式, 唤醒后返回到低速模式。

9.4 睡眠模式

睡眠模式是系统的理想状态, 不执行程序, 振荡器也停止工作。整个芯片的功耗低于1uA。睡眠模式可以由P0的电平变换触发唤醒。从任何工作模式进入睡眠模式, 被唤醒后都返回到普通模式。由OSCM寄存器的CPUM0位控制是否进入睡眠模式, 当CPUM0=1, 系统进入睡眠模式。当系统从睡眠模式被唤醒后, CPUM0被自动禁止 (0状态)。

程序停止执行, 所有的功能被禁止。

所有的振荡器, 包括外部高速振荡器、内部高速振荡器和内部低速振荡器都停止工作。

功耗低于1uA。

系统从睡眠模式被唤醒后进入普通模式。



睡眠模式的唤醒源为P0电平变换触发。

9.5 绿色模式

绿色模式是另外一种理想状态。在睡眠模式下，所有的功能和硬件设备都被禁止，但在绿色模式下，系统时钟保持工作，绿色模式下的功耗大于睡眠模式下的功耗。绿色模式下，不执行程序，但具有唤醒功能的定时器仍正常工作，定时器的时钟源为仍在工作的系统时钟。绿色模式下，有2种方式可以将系统唤醒：1、P0电平变换触发；2、具有唤醒功能的定时器溢出，这样，用户可以给定时器设定固定的周期，系统就在溢出时被唤醒。由OSCM寄存器CPUM1位决定是否进入绿色模式，当CPUM1=1，系统进入绿色模式。当系统从绿色模式下被唤醒后，自动禁止CPUM1（0状态）。

程序停止执行，所有的功能被禁止。

具有唤醒功能的定时器正常工作。

作为系统时钟源的振荡器正常工作，其它的振荡器工作状态取决于系统工作模式的配置。

由普通模式切换到绿色模式，被唤醒后返回到普通模式。

由低速模式切换到绿色模式，被唤醒后返回到低速模式。

绿色模式下的唤醒方式为P0电平变换触发唤醒和指定的定时器溢出。

绿色模式下PWM和Buzzer功能仍然有效，但是定时器溢出时不能唤醒系统。

9.6 系统唤醒

9.6.1 概述

睡眠模式和绿色模式下，系统并不执行程序。唤醒触发信号可以将系统唤醒进入普通模式或低速模式。唤醒触发信号包括：外部触发信号（P0的电平变换）和内部触发（TC0定时器溢出）。

从睡眠模式唤醒后只能进入普通模式，且将其唤醒的触发只能是外部触发信号（P0电平变化）；

如果是将系统由绿色模式唤醒返回到上一个工作模式（普通模式或低速模式），唤醒触发信号可以是外部触发信号（P0电平变换）和内部触发信号（TC0溢出）。

9.6.2 唤醒时间

系统进入睡眠模式后，高速时钟振荡器停止运行。把系统从睡眠模式唤醒时，单片机需要等待一段时间以等待振荡电路稳定工作，等待的这段时间就称为唤醒时间。唤醒时间结束后，系统进入普通模式。

注：从绿色模式下唤醒系统不需要唤醒时间，因为系统时钟在绿色模式下仍然正常工作。

外部高速振荡器的唤醒时间的计算如下：

唤醒时间 = $1/F_{hosc} * 2048(\text{sec})$ + 高速时钟启动时间

例：睡眠模式下，系统被唤醒进入普通模式。唤醒时间的计算如下：

唤醒时间 = $1/F_{hosc} * 2048 = 0.512 \text{ ms}$ （4MHz）

总的唤醒时间 = 0.512 ms + 振荡器启动时间

内部高速 RC 振荡器的唤醒时间的计算如下：

唤醒时间 = $1/F_{hosc} * 8(\text{sec})$ + 高速时钟启动时间

例：睡眠模式下，系统被唤醒进入普通模式。唤醒时间的计算如下：

唤醒时间 = $1/F_{hosc} * 8 = 0.5 \text{ us}$ （ $F_{hosc} = 16\text{MHz}$ ）

注：高速时钟的启动时间与 VDD 和振荡器类型有关。



10. 复位

10.1 概述

以下几种复位方式：

上电复位；

看门狗复位；

掉电复位；

外部复位（仅在外部复位引脚处于使能状态）。


上述任一种复位发生时，所有的系统寄存器恢复默认状态，程序停止运行，同时程序计数器PC清零。复位结束后，系统从向量0000H处重新开始运行。PFLAG寄存器的NT0和NPD两个标志位能够给出系统复位状态的信息。用户可以编程控制NT0和NPD，从而控制系统的运行路径。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
86H	PFLAG	NT0	NPD	LVD36	LVD24	-	C	DC	Z
R/W		R/W	R/W	R	R		R/W	R/W	R/W

NT0,NPD: 复位状态标志。

NT0	NPD	复位情况	说明
0	0	看门狗复位	看门狗溢出
0	1	保留	——
1	0	上电及 LVD 复位	电源电压低于 LVD 检测值
1	1	外部复位	外部复位引脚检测到低电平

任何一种复位情况都需要一定的响应时间，系统提供完善的复位流程以保证复位动作的顺利进行。对于不同类型的振荡器，完成复位所需要的时间也不同。因此，VDD 的上升速度和不同晶振的起振时间都不固定。RC 振荡器的起振时间最短，晶体振荡器的起振时间则较长。在用户终端使用的过程中，应注意考虑主机对上电复位时间的要求。





10.2 上电复位

上电复位与LVD操作密切相关。系统上电的过程呈逐渐上升的曲线形式，需要一定时间才能达到正常电平值。下面给出上电复位的正常时序：

上电：系统检测到电源电压上升并等待其稳定；

外部复位（仅限于外部复位引脚使能状态）：系统检测外部复位引脚状态。如果不为高电平，系统保持复位状态直到外部复位引脚释放；

系统初始化：所有的系统寄存器被置为初始值；

振荡器开始工作：振荡器开始提供系统时钟；

执行程序：上电结束，程序开始运行。

10.3 看门狗复位

看门狗复位是系统的一种保护设置。在正常状态下，由程序将看门狗定时器清零。若出错，系统处于未知状态，看门狗定时器溢出，此时系统复位。看门狗复位后，系统重启进入正常状态。看门狗复位的时序如下：

看门狗定时器状态：系统检测看门狗定时器是否溢出，若溢出，则系统复位；

系统初始化：所有的系统寄存器被置为默认状态；

振荡器开始工作：振荡器开始提供系统时钟；

执行程序：上电结束，程序开始运行。

看门狗定时器应用注意事项：

对看门狗清零之前，检查I/O口的状态和RAM的内容可增强程序的可靠性；

不能在中断中对看门狗清零，否则无法侦测到主程序跑飞的状况；

程序中应该只在主程序中有一次清看门狗的动作，这种架构能够最大限度的发挥看门狗的保护功能。

不论系统是否处于何种模式（普通模式、睡眠模式等），一旦WDT溢出，则系统会复位。

10.4 低电压检测 LVD

LVD 设计为三层结构(2.0V/2.4V/3.6V)，由 LVD 编译选项控制。对于上电复位和掉电复位，2.0V LVD 始终处于使能状态；2.4V LVD 具有 LVD 复位功能，并能通过标志位显示 VDD 状态；3.6V LVD 具有标记功能，可显示 VDD 的工作状态。LVD 标志功能只是一个低电压检测装置，标志位 LVD24 和 LVD36 给出 VDD 的电压情况。对于低电压检测应用，只需查看 LVD24 和 LVD36 的状态即可检测电池状况。

地址	名称	B7	B6	B5	B4	B3	B2	B1	B0
86H	PFLAG	NT0	NPD	LVD36	LVD24	-	C	DC	Z
R/W		R/W	R/W	R	R		R/W	R/W	R/W

LVD36: 3.6V LVD 工作电压标志，LVD 编译选项为 LVD_H 时有效。

- 0: 系统工作电压 VDD 超过 3.6V，低电压检测器没有工作；
- 1: 系统工作电压 VDD 低于 3.6V，说明此时低电压检测器已处于监控状态。

LVD24: 2.4V LVD 工作电压标志，LVD 编译选项为 LVD_M 时有效。

- 0: 系统工作电压 VDD 超过 2.4V，低电压检测器没有工作；
- 1: 系统工作电压 VDD 低于 2.4V，说明此时低电压检测器已处于监控状态。

LVD	LVD 编译选项		
	LVD_L	LVD_M	LVD_H
2.0V 复位	有效	有效	有效
2.4V 标志	-	有效	-
2.4V 复位	-	-	有效
3.6V 标志	-	-	有效

LVD_L:

如果 $VDD < 2.0V$ ，系统复位；
LVD24 和 LVD36 标志位无意义。

LVD_M:

如果 $VDD < 2.0V$ ，系统复位；
LVD24: 如果 $VDD > 2.4V$ ，LVD24 = 0；如果 $VDD \leq 2.4V$ ，LVD24 = 1；
LVD36 标志位无意义。

LVD_H:

如果 $VDD < 2.4V$ ，系统复位；
LVD36: 如果 $VDD > 3.6V$ ，LVD36 = 0；如果 $VDD \leq 3.6V$ ，LVD36 = 1；

注:

- a) LVD 复位结束后，LVD24 和 LVD36 都将被清零；
- b) LVD 2.4V 和 LVD 3.6V 检测电平值仅作为设计参考，不能用作芯片工作电压值得精确检测。

11 电气参数

11.1 极限参数

参数	符号	参数范围	单位
电源电压	V _{cc}	-0.3~5.5	V
输入电压	V _i	-0.3~V _{cc} +0.3	V
输出电压	V _o	-0.3~V _{cc} +0.3	V
最大功耗 (V _{cc} =5V,空载)	P _a	5	mW
工作温度	T _{opr}	-20~+70	°C
贮存温度	T _{stg}	-40~+125	°C

11.2 DC 特性 (TEMP=25°C、VDD=5V)

参数	符号	测试条件	最小值	典型值	最大值	单位
电源电压	V _{cc}	16MHz, Fosc/2	2.4		5.5	V
		4MHz, Fosc/2	2.0		5.5	V
静态电流	I _{DD}	振荡器停振,休眠			1	μA
工作电流	I _{CC}	8MHz/4 分频, 空载		0.7		mA
	I _{cc1}	32KHz 低速,VDD=5V		24		uA
	I _{cc2}	32KHz 低速,VDD=3V		10		uA
	I _{cc3}	外置 32.768KHz ,VDD=5V		24		uA
	I _{cc4}	外置 32.768KHz ,VDD=3V		9		uA
内置高频 RC	F _{HRC}	温度: -20~80°C 电压: 1.8~3.6V	15.5		16.5	MHz
内置低频 RC	F _{LRC}	VDD=5v		32		KHz
		VDD=3V		16		
外置低频晶振	F _{LRC}	VDD=5v		32.768		KHz
I/O 管脚输入高电压	V _{IH}		3.2			V
I/O 管脚输入低电压	V _{IL}				1.9	V
RESET	V _{IH}		3.1			V
	V _{IL}				1.5	V
I/O 管脚	I _{OL}	V _{OL} =0.2VDD		23		mA
	I _{OH}	V _{OH} =0.8VDD		15		mA
端口上拉电阻	R			50		KΩ
BOR 2.0V	V	温度: -20~80°C	1.7	1.85	2.1	V
BOR 2.4V				2.2		



苏州华芯微电子股份有限公司

SUZHOU HUAXIN MICRO-ELECTRONICS CO.,LTD.

www.h-sun.com

BOR 3.6V				3.4		



12、指令集

序号	助记符号	描述	C	DC	Z	CYCLE
1	MOV A, M	$A \leftarrow M$	—	—	√	1
2	MOV M, A	$M \leftarrow A$	—	—	—	1
3	B0MOV A, M	$A \leftarrow M$ (bank0)	—	—	√	1
4	B0MOV M, A	M (bank0) $\leftarrow A$	—	—	—	1
5	MOV A, I	$A \leftarrow I$	—	—	—	1
6	B0MOV M, I	$M \leftarrow I$, M 地址位 0x80--0x87 (H,L,R,Z,Y,PFLAG...)	—	—	—	1
7	B0XCH A, M	$A \leftrightarrow M$ (bank0)	—	—	—	1
8	MOVC	$R, A \leftarrow ROM[Y, Z]$	—	—	—	2
9	XCH A, M	$A \leftrightarrow M$	—	—	—	1

10	ADC A, M	$A \leftarrow M + A + C$, 如果发生进位, 则 $C=1$, 否则 $C=0$	√	√	√	1
11	ADC M, A	$M \leftarrow M + A + C$, 如果发生进位, 则 $C=1$, 否则 $C=0$	√	√	√	1
12	ADD A, M	$A \leftarrow M + A$ 如果发生进位, 则 $C=1$, 否则 $C=0$	√	√	√	1
13	ADD M, A	$M \leftarrow M + A$ 如果发生进位, 则 $C=1$, 否则 $C=0$	√	√	√	1
14	B0ADD M, A	M (bank0) $\leftarrow M$ (bank0) + A if 进位 $C=1$, else $C=0$	√	√	√	1
15	ADD A, I	$A \leftarrow A + I$, 如果发生进位, 则 $C=1$, 否则 $C=0$	√	√	√	1
16	SBC A, M	$A \leftarrow A - M / C$, 如果发生借位, 则 $C=0$, 否则 $C=1$	√	√	√	1
17	SBC M, A	$M \leftarrow A - M / C$, 如果发生借位, 则 $C=0$, 否则 $C=1$	√	√	√	1
18	SUB A, M	$A \leftarrow A - M$, 如果发生借位, 则 $C=0$, 否则 $C=1$	√	√	√	1
19	SUB M, A	$M \leftarrow A - M$, 如果发生借位, 则 $C=0$, 否则 $C=1$	√	√	√	1
20	SUB A, I	$A \leftarrow A - I$, 如果发生借位, 则 $C=0$, 否则 $C=1$	√	√	√	1
21	AND A, M	$A \leftarrow A \& M$	—	—	√	1
22	AND M, A	$M \leftarrow A \& M$	—	—	√	1
23	AND A, I	$A \leftarrow A \& I$	—	—	√	1
24	OR A, M	$A \leftarrow A M$	—	—	√	1
25	OR M, A	$M \leftarrow A M$	—	—	√	1
26	OR A, I	$A \leftarrow A I$	—	—	√	1
27	XOR A, M	$A \leftarrow A \oplus M$	—	—	√	1
28	XOR M, A	$M \leftarrow A \oplus M$	—	—	√	1
29	XOR A, I	$A \leftarrow A \oplus I$	—	—	√	1
30	CLR M	$M \leftarrow 0$	—	—	—	1
31	SWAP M	$A(b3 \sim b0, b7 \sim b4) \leftrightarrow M(b7 \sim b4, b3 \sim b0)$	—	—	—	1
32	SWAPM M	$M(b3 \sim b0, b7 \sim b4) \leftrightarrow M(b7 \sim b4, b3 \sim b0)$	—	—	—	1
33	RRC M	$A \leftarrow \{C, M \langle 7:1 \rangle\}, M \langle 0 \rangle \rightarrow C$	√	—	—	1



34	RRCM	M	$M \leftarrow \{C, M\langle 7:1 \rangle\}, M\langle 0 \rangle \rightarrow C$	✓	—	—	1
35	RLC	M	$A \leftarrow \{M\langle 6:0 \rangle, C\}, M\langle 7 \rangle \rightarrow C$	✓	—	—	1
36	RLCM	M	$M \leftarrow \{C, M\langle 7:1 \rangle\}, M\langle 0 \rangle \rightarrow C$	✓	—	—	1
37	BCLR	M.b	$M.b \leftarrow 0$	—	—	—	1
38	BSET	M.b	$M.b \leftarrow 1$	—	—	—	1
39	B0BCLR	M.b	$M(\text{bank}0).b \leftarrow 0$	—	—	—	1
40	B0BSET	M.b	$M(\text{bank}0).b \leftarrow 1$	—	—	—	1
41	CMPRS	A, I	$ZF, C \leftarrow A-I$, if $A=I$, 则跳过下一条程序	✓	—	✓	1+S
42	CMPRS	A, M	$ZF, C \leftarrow A-M$, if $A=M$, 则跳过下一条程序	✓	—	✓	1+S
43	INCS	M	$A \leftarrow M+1$, if $A=0$, 则跳过下一条程序	—	—	—	1+S
44	INCMS	M	$M \leftarrow M+1$, if $M=0$, 则跳过下一条程序	—	—	—	1+S
45	DECS	M	$A \leftarrow M-1$, if $A=0$, 则跳过下一条程序	—	—	—	1+S
46	DECMS	M	$M \leftarrow M-1$, if $M=0$, 则跳过下一条程序	—	—	—	1+S
47	BTS0	M.b	if $M.b=0$, 则跳过下一条程序	—	—	—	1+S
48	BTS1	M.b	if $M.b=1$, 则跳过下一条程序	—	—	—	1+S
49	B0BTS0	M.b	If $M(\text{bank}0).b=0$, 则跳过下一条程序	—	—	—	1+S
50	B0BTS1	M.b	If $M(\text{bank}0).b=1$, 则跳过下一条程序	—	—	—	1+S
51	JMP	d	$PC_{10} \sim PC_0 \leftarrow d$	—	—	—	2
52	CALL	d	$Stack \leftarrow (PC+1), PC_{10} \sim PC_0 \leftarrow d$	—	—	—	2
53	PUSH		压栈, 保存 ACC 和 STATUS	—	—	—	1
54	POP		出栈, 恢复 ACC 和 STATUS	—	—	—	1
55	RET		$PC \leftarrow Stack$	—	—	—	2
56	RETI		$PC \leftarrow Stack$, 退出中断, 并打开全局中断	—	—	—	2
57	NOP		空操作	—	—	—	1

1、在条件跳转指令的条件为真, 则 $S=1$, 否则 $S=0$ 。

2、在 “B0MOV M, I” 中, M 的范围是 $0x80 \sim 0x87$

13. 配置说明

13.1 Config0:

P04_ODEN	P04 是否使能开漏输出, 如果=0, 则无输出, =1 允许 N 管开漏输出		
LVD_SEL<1:0>	LVD_SEL<1:0>=10	LVD_H	等价于 LVD36_EN 使能
	LVD_SEL<1:0>=01	LVD_M	等价于 LVD24_EN 使能
	LVD_SEL<1:0>=00	LVD_L	等价于 LVD36 LVD24 关闭
P04	1	as reset pin	P04 为 IO 时, 则通过 ODEN 可以设为开漏输出
	0	as IO	
WDT_SEL<3:0>	LVD_SEL<3:0>=0000	always on	为 enable 时, WDT 在睡眠模式和绿色模式时无效。
	LVD_SEL<3:0>=0101	enable	
	LVD_SEL<3:0>=1010	disable	
Fosc<2:0>	Fosc<2:0>=000	IHRC	
	Fosc<2:0>=100	EXT_RC	
	Fosc<2:0>=101	32K_XTAL	
	Fosc<2:0>=110	12M_XTAL	
	Fosc<2:0>=111	4M_XTAL	
Fcpu<2:0>	Fcpu<2:0>=000	fcpu=fosc/2	
	Fcpu<2:0>=001	fcpu=fosc/4	
	Fcpu<2:0>=010	fcpu=fosc/8	
	Fcpu<2:0>=011	fcpu=fosc/16	
	Fcpu<2:0>=111	fcpu=fosc/32	
security	0	disable	
	1	enable	
noise filter	1	enable	系统时钟进行低通滤波
	0	disable	

13.2 Config1:


Read 占空比	0 0	全指令周期	选择不同周期比, 可以降低功耗, 但高频时谨慎使用。
	1 0	半指令周期	
	1 1	1/4 指令周期	主频低于 1MHz 时可用
Power low	1	enable	在低频时使用, 有效时可以大幅降低功耗
	0	disable	

系统进入低速模式时会自动进入 power low 模式, 以降低功耗。

14. 封装及尺寸

14.1 SOP20 封装及尺寸

14.1.1 SOP20 封装图




14.1.2 SOP20 封装尺寸

Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	2.350	2.650	0.093	0.104
A1	0.100	0.300	0.004	0.012
A2	2.100	2.500	0.083	0.098
b	0.330	0.510	0.013	0.020
c	0.204	0.330	0.008	0.013
D	12.520	13.000	0.493	0.512
E	7.400	7.600	0.291	0.299
E1	10.210	10.610	0.402	0.418
e	1.270 (BSC)		0.050 (BSC)	
L	0.400	1.270	0.016	0.050
θ	0°	8°	0°	8°

14.2 SOP18 封装及尺寸

14.2.1 SOP18 封装图




14.2.2 SOP18 封装尺寸

Symbol	Dimensions In Millimeters			Dimensions in Inches		
	Min	Nom	Max	Min	Nom	Max
A	1.35	-	1.75	0.05	-	0.069
A1	0.1	-	0.25	0.004	-	0.01
A2	1.25	1.45	1.65	0.049	0.059	0.065
b	0.2	0.254	0.3	0.008	0.01	0.012
c	0.15	0.2	0.25	0.006	0.008	0.01
D	8.56	8.66	8.74	0.337	0.341	0.344
E	5.8	6	6.2	0.228	0.236	0.244
E1	3.8	3.9	4	0.15	0.154	0.157
e	-	0.635	-	-	0.025	-
L	0.4	0.635	1.27	0.016	0.025	0.05
θ	0°	-	8°	0°	-	8°



14.3 SOP16 封装及尺寸

14.3.1 SOP16 封装图




14.3.2 SOP16 封装尺寸

Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	1.350	1.750	0.053	0.069
A1	0.100	0.250	0.004	0.010
A2	1.350	1.550	0.053	0.061
b	0.330	0.510	0.013	0.020
c	0.170	0.250	0.007	0.010
D	9.800	10.200	0.386	0.402
E	3.800	4.000	0.150	0.157
E1	5.800	6.200	0.228	0.244
e	1.270(BSC)		0.050(BSC)	
L	0.400	1.270	0.016	0.050
θ	00	80	00	80

14.4 SOP14 封装及尺寸

14.4.1 SOP14 封装图




14.4.2 SOP14 封装尺寸

Symbol	Dimensions In Millimeters			Dimensions In Inches		
	Min	Typ	Max	Min	Typ	Max
A	1.35	1.60	1.75	0.053	0.063	0.069
A1	0.1	-	0.25	0.004	-	0.01
A2	-	1.45	-	-	0.057	-
B	0.33	-	0.51	0.013	-	0.02
C	0.19	-	0.25	0.007	-	0.010
D	8.55	-	8.75	0.337	-	0.344
E	3.8	-	4	0.150	-	0.157
e	-	1.27	-	-	0.05	-
H	5.8	-	6.2	0.228	-	0.244
L	0.4	-	1.27	0.016	-	0.05
Y	-	-	0.10	-	-	0.004

14.5 SOP8 封装及尺寸

14.5.1 SOP8 封装图




14.5.2 SOP8 封装尺寸

Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	1.350	1.750	0.053	0.069
A1	0.100	0.250	0.004	0.010
A2	1.350	1.550	0.053	0.061
b	0.330	0.510	0.013	0.020
C	0.170	0.250	0.006	0.010
D	4.700	5.100	0.185	0.200
E	3.800	4.000	0.150	0.157
E1	5.800	6.200	0.228	0.244
E	1.270(BSC)		0.050(BSC)	
L	0.400	1.270	0.016	0.050
H	0.250(TYP)		0.01(TYP)	



14.6 DIP20 封装图及尺寸

14.6.1 DIP20 封装图




14.6.2 DIP20 封装尺寸

Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	3.710	4.310	0.146	0.170
A1	0.510		0.020	
A2	3.200	3.600	0.126	0.142
B	0.380	0.570	0.015	0.022
B1	1.524 (BSC)		0.060 (BSC)	
C	0.204	0.360	0.008	0.014
D	25.950	26.550	1.022	1.045
E	6.200	6.600	0.244	0.260
E1	7.320	7.920	0.288	0.312
e	2.540 (BSC)		0.100 (BSC)	
L	3.000	3.600	0.118	0.142
E2	8.400	9.000	0.331	0.354

14.7 DIP18 封装图及尺寸

14.7.1 DIP18 封装图




14.7.2 DIP18 封装尺寸

Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	3.710	4.310	0.146	0.170
A1	0.510		0.020	
A2	3.200	3.600	0.126	0.142
B	0.380	0.570	0.015	0.022
B1	1.524 (BSC)		0.060 (BSC)	
C	0.204	0.360	0.008	0.014
D	22.640	23.040	0.891	0.907
E	6.200	6.600	0.244	0.260
E1	7.320	7.920	0.288	0.312
e	2.540 (BSC)		0.100 (BSC)	
L	3.000	3.600	0.118	0.142
E2	8.400	9.000	0.331	0.354

14.8 DIP16 封装图及尺寸

14.8.1 DIP16 封装图




14.8.2 DIP16 封装尺寸

Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	3.710	4.310	0.146	0.170
A1	0.510		0.020	
A2	3.200	3.600	0.126	0.142
B	0.380	0.570	0.015	0.022
B1	1.524 (BSC)		0.060 (BSC)	
C	0.204	0.360	0.008	0.014
D	18.800	19.200	0.740	0.756
E	6.200	6.600	0.244	0.260
E1	7.320	7.920	0.288	0.312
e	2.540 (BSC)		0.100 (BSC)	
L	3.000	3.600	0.118	0.142
E2	8.400	9.000	0.331	0.354

14.9 DIP14 封装图及尺寸

14.9.1 DIP14 封装图




14.9.2 DIP14 封装尺寸

Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	3.710	4.310	0.146	0.170
A1	0.510		0.020	
A2	3.200	3.600	0.126	0.142
B	0.380	0.570	0.015	0.022
B1	1.524 (BSC)		0.060 (BSC)	
C	0.204	0.360	0.008	0.014
D	18.800	19.200	0.740	0.756
E	6.200	6.600	0.244	0.260
E1	7.320	7.920	0.288	0.312
e	2.540 (BSC)		0.100 (BSC)	
L	3.000	3.600	0.118	0.142
E2	8.400	9.000	0.331	0.354

14.10 DIP8 封装图及尺寸

14.10.1 DIP8 封装图




14.10.2 DIP8 封装尺寸

Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	3.710	4.310	0.146	0.170
A1	0.510		0.020	
A2	3.200	3.600	0.126	0.142
B	0.380	0.570	0.015	0.022
B1	1.524 (BSC)		0.060 (BSC)	
C	0.204	0.360	0.008	0.014
D	9.000	9.400	0.354	0.370
E	6.200	6.600	0.244	0.260
E1	7.320	7.920	0.288	0.312
e	2.540 (BSC)		0.100 (BSC)	
L	3.000	3.600	0.118	0.142
E2	8.400	9.000	0.331	0.354



14.11 SOT-6 封装图及尺寸

14.11.1 SOT-6 封装图




14.11.2 SOT-6 封装尺寸

Symbol	Dimensions In Millimeters		Dimensions In Inches	
	Min	Max	Min	Max
A	1.050	1.250	0.041	0.049
A1	0.000	0.100	0.000	0.004
A2	1.050	1.150	0.041	0.045
b	0.300	0.500	0.012	0.020
c	0.100	0.200	0.004	0.008
D	2.820	3.020	0.111	0.119
E	1.500	1.700	0.059	0.067
E1	2.650	2.950	0.104	0.116
e	0.950(BSC)		0.037(BSC)	
e1	1.800	2.000	0.071	0.079
L	0.300	0.600	0.012	0.024
θ	0°	8°	0°	8°

14.12 TSSOP20 封装图及尺寸

14.12.1 TSSOP20 封装图





14.12.2 TSSOP20 封装尺寸

Symbol	符号	TSSOP20	
		Min	Max
A	总高		1.2
A1	站高	0.05	0.15
A2	塑封体高	0.8	1.05
E	跨度	6.25	6.55
E1	塑封体宽	4.3	4.5
D	塑封体长	6.4	6.6
L	脚长		1
L1		0.45	0.75
e	脚间距	0.65	
b	脚宽	0.19	0.3
R1		0.15TYP	
R2		0.15TYP	
A-A		0.09	0.2
$\theta 1$	脱模斜度	12° TYP	
$\theta 2$	脱模斜度	12° TYP	
$\theta 3$	引脚角度	0	8

15. 修正记录

版本	时间	内容	作者
V1.01A	2016.2.22	初版	Huanglj
V1.02A	2016.6.20	第二版 加入指令集说明	Jiangm
V1.03A	2016.8.18	第3版 加入 DIP18 脚封装图	Jiangm
V2.00A	2016.10.8	第4版 加入 TIMER2 和 DIP 系列封装	Jiangm
V2.03A	2017.04.19	加入 SOP20 (含 E2PROM) 封装	Hanhj
V3.01C	2019.03.26	加入 TSSOP20 封装	Hanhj
V3.02C	2019.04.26	加入外置晶振描述	Hanhj
V3.03C	2019.05.07	修正 HS26P3022 命名为 HS23P3022	Hanhj
V3.04C	2019.05.13	修正 SOT23-6 封装脚位图	Hanhj



Information furnished is believed to be accurate and reliable. However, HuaXin Micro-electronics assumes no responsibility for the consequences of use of such information nor for any infringement of patents or other rights of third parties which may result from its use. The actual part delivered may not completely agree with the description written here and it is user's responsibility to make wise judgment on the performance. HuaXin Micro-electronics assumes no responsibility for the mismatch occurred. No license is granted by implication or otherwise under any patent or patent rights of HuaXin Micro-electronics. Specifications mentioned in this publication are subject to change without notice. This publication supersedes and replaces all information previously supplied. HuaXin Micro-electronics products are not authorized for use as critical components in life support devices or systems without express written approval of HuaXin Micro-electronics.